



**Kampus
Merdeka**
INDONESIA JAYA



Organisasi dan Arsitektur Komputer

BILANGAN BINER & GERBANG LOGIKA

Arif Hidayat, S.T., M.Kom.



Tujuan Pembelajaran

1. Mengetahui bilangan biner
2. Mengerti bilangan desimal
3. Memahami gerbang logika dasar
4. Simulasi gerbang logika dasar dengan aplikasi Simulator DSCH2



Dosen Pengampu MK Organisasi dan Arsitektur Komputer



Arif Hidayat, S. T., M. Kom.
Dosen Universitas Muhammadiyah Metro




Muhammad Rizkillah, S.T., M.Eng.
Dosen Universitas Muhammadiyah Mataram

Definisi Sistem Bilangan Biner

Sistem bilangan biner adalah sebuah **sistem penulisan angka** dengan menggunakan dua simbol yaitu **0** dan **1**.

Sistem bilangan biner ditemukan oleh **Gottfried Wilhelm Leibniz** pada abad ke 17. Sistem bilangan ini merupakan **dasar dari semua sistem bilangan berbasis digital**.



00010100100001001010
10001010010101010110
01001100010001010001
01010000101001010011
10011010010000001010
01010010010010010100
10010010101010101100
10101010001000100111
00101000100101001001



Sistem Bilangan Desimal

Bilangan yang menggunakan **basis 10**

Bilangan: **0, 1, 2, 3, 4, 5, 6, 7, 8, 9**





Sistem Bilangan Biner

Bilangan biner merupakan bilangan yang menggunakan **basis 2**.

Bilangan: 0 dan 1

Contoh Biner to Desimal:

a. **1110 bilangan desimalnya adalah:**

$$(1 \times 2^3) + (1 \times 2^2) + (1 \times 2^1) + (0 \times 2^0) =$$

$$8 + 4 + 2 + 0 = 14$$

b. **110111 bilangan desimalnya adalah:**

$$(1 \times 2^5) + (1 \times 2^4) + (0 \times 2^3) + (1 \times 2^2) + (1 \times 2^1) + (1 \times 2^0) =$$

$$32 + 16 + 0 + 4 + 2 + 1 = 55$$



Contoh Desimal to Biner:

Konversi bilangan desimal 50 ke bilangan biner dilakukan dengan cara berikut:

$$\begin{array}{r} 50 / 2 = 25 \text{ sisa } 0 \\ 25 / 2 = 12 \text{ sisa } 1 \\ 12 / 2 = 6 \text{ sisa } 0 \\ 6 / 2 = 3 \text{ sisa } 0 \\ 3 / 2 = 1 \text{ sisa } 1 \\ 1 / 2 = 0 \text{ sisa } 1 \end{array}$$

Cara membacanya dari bawah ke atas =
1 1 0 0 1 0

Gerbang Logika



Gerbang Logika

Gerbang Logika merupakan **rangkaian dengan satu atau lebih sinyal masukan, tetapi hanya menghasilkan satu sinyal keluaran.**

Gerbang Logika dinyatakan dengan dua keadaan :

- Tegangan **tinggi** / logika tinggi / *high logic* / logika 1
- Tegangan **rendah** / logika rendah / *low logic* / logika 0

Rangkaian digital dirancang dengan menggunakan *Aljabar Boole*, penemunya George Boole.



Gerbang Logika Dasar

1. Or

Gerbang OR akan memberikan keluaran 1 **jika salah satu** dari masukannya pada keadaan 1.

2. And





Gerbang AND digunakan untuk menghasilkan logika 1 jika **semua** masukan mempunyai logika 1, jika tidak akan dihasilkan logika 0.

3. Not

Gerbang **NOT** merupakan gerbang satu-masukan yang berfungsi sebagai **pembalik** (inverter). Jika masukannya tinggi, maka keluarannya rendah, dan sebaliknya



Gerbang Logika Dasar

Jenis Gerbang	Simbol Grafis dan Fungsi Aljabar	Tabel Kebenaran	Timing Diagram															
Inverter (NOT)	 $Y = \bar{A}$	<table border="1"> <thead> <tr> <th>A</th> <th>Y</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>1</td> </tr> <tr> <td>1</td> <td>0</td> </tr> </tbody> </table>	A	Y	0	1	1	0										
A	Y																	
0	1																	
1	0																	
AND	 $Y = A \cdot B$	<table border="1"> <thead> <tr> <th>A</th> <th>B</th> <th>Y</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>0</td> <td>1</td> <td>0</td> </tr> <tr> <td>1</td> <td>0</td> <td>0</td> </tr> <tr> <td>1</td> <td>1</td> <td>1</td> </tr> </tbody> </table>	A	B	Y	0	0	0	0	1	0	1	0	0	1	1	1	
A	B	Y																
0	0	0																
0	1	0																
1	0	0																
1	1	1																
OR	 $Y = A + B$	<table border="1"> <thead> <tr> <th>A</th> <th>B</th> <th>Y</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td>1</td> <td>1</td> <td>1</td> </tr> </tbody> </table>	A	B	Y	0	0	0	0	1	1	1	0	1	1	1	1	
A	B	Y																
0	0	0																
0	1	1																
1	0	1																
1	1	1																




Link Download Aplikasi Simulator Gerbang Logika

<https://s.id/dsch2>

Name	Date modified	Type	Size
DecadeEs.sch	16 Mar 2002 11.13	SCH File	11 KB
default.tec	9 Mei 2002 21.21	TEC File	1 KB
DelayLine.sch	27 Apr 2003 17.30	SCH File	13 KB
Display8b.sch	7 Sep 2003 17.13	SCH File	16 KB
DLatch.sch	19 Agu 2003 17.39	SCH File	41 KB
DLatch	29 Jul 2002 17.40	Text Document	1 KB
DLatchBasic.sch	25 Apr 2003 10.31	SCH File	7 KB
DLatchCompile.sch	29 Jul 2002 18.07	SCH File	6 KB
DLatchCompile	29 Jul 2002 18.08	Text Document	1 KB
DLatchVerilog.sch	8 Agu 2002 11.26	SCH File	5 KB
DLatchVerilog	8 Agu 2002 11.26	Text Document	1 KB
Dram4x4.sch	28 Apr 2002 16.22	SCH File	17 KB
dreg.sch	1 Agu 2002 09.56	SCH File	44 KB
dregCompile.sch	31 Jul 2002 22.23	SCH File	5 KB
dregCompile	31 Jul 2002 22.26	Text Document	1 KB
dregTgate.sch	1 Agu 2002 10.07	SCH File	24 KB
Dsch2	25 Nov 2003 22.28	Application	936 KB
eeprom.sch	6 Mei 2003 17.01	SCH File	9 KB
eepromExplain.sch	18 Okt 2003 23.57	SCH File	17 KB
esdModel.sch	23 Jan 2003 23.39	SCH File	9 KB
esdStructures.sch	23 Jan 2003 23.49	SCH File	9 KB
example	13 Nov 2003 09.31	File	1 KB
example.cir	2 Jan 2004 11.32	CIR File	2 KB
fadd.sch	8 Apr 2003 22.14	SCH File	8 KB
fadd.sym	27 Okt 1999 22.54	SYM File	1 KB



Menggunakan Aplikasi Simulator Gerbang Logika





**Kampus
Merdeka**
INDONESIA JAYA



TERIMA KASIH

KEMENTERIAN PENDIDIKAN, KEBUDAYAAN, RISET DAN TEKNOLOGI
DIREKTORAT JENDRAL PENDIDIKAN TINGGI, RISET DAN TEKNOLOGI
DIREKTORAT PEMBELAJARAN DAN KEMAHASISWAAN